С. С. Абрамов выпускная квалификационная работа бакалавра



страница4/6
Дата17.10.2016
Размер0.66 Mb.
ТипПояснительная записка
1   2   3   4   5   6





c:\users\pingvin\desktop\38bc~1\appdata\local\temp\finereader11.00\media\image31.png

Рисунок 4.1.4.1 – Структура синхронизатора на основе быстрых спектральных преобразований

Эффективность данного способа будет зависеть от того, насколько эффективно работают устройства БПФ и ОБПФ, которые можно вычислительной сложности были предложены специальные алгоритмы, которые получили название быстрых преобразований Адамара. [3]

4.2 Построение схемы поиска ШПС и слежения за задержкой

Рассмотрим схему, приведенную на рисунке 4.2.1. Сигнал на промежуточной частоте подается на линию задержки ЛЗ. Сигнал с наименьшим запаздыванием при распространении выделяется на последнем отводе ЛЗ, а сигналы (лучи) с большими запаздываниями выделяются на предыдущих отводах. Поэтому они приблизительно будут совпадать во времени. Точное совпадение по частоте и времени, необходимое при сложении сигналов, должна обеспечить синхронизация.[3]

В блоке выделения несущей происходит формирование опорного сигнала, для разделения квадратур. Для этого частота принятого фазоманипулированного сигнала умножается на четыре, при этом умножается на четыре и фаза сигнала, что приводит к снятию манипуляции. Далее несущая без манипуляции формируется кольцом ФАПЧ, в который входит фазовый детектор (ФД) и генератор, управляемый напряжение (ГУН).На фазовый детектор напряжение с ГУН подается на учетверенной частоте.

В результате перемножения принятого сигнала с опорным напряжением ГУН на выходах перемножителей после фильтров нижних частот получается косинусная и синусная псевдослучайная последовательности ПСПс и ПСПs, в дальнейшем происходит поиск ШПС.

С выхода АЦП при открытом ключе Кл отчеты принимаемого ШПС записываются в ЗУ . Процесс записи управляется адресным регистром по программе, которая задается генератором Галуа по модулю неприводимого примитивного многочлена. По окончании записи в ЗУ отсчетов начинается вычисление быстрого преобразования Адамара в блоке БПА. На этот период ключ Кл запирается. Блок выбора максимума (БВМ) определяет номер элемента, содержащий максимальную компоненту в массиве вычисленных коэффициентов преобразования Адамара. В результате вычислений определяются временные сдвиги принимаемых сигналов, что позволяет с высокой степенью вероятности осуществлять обнаружение и синхронизацию сигнала. На блок БПА подаются так же сигналы от схемы проверки правильность обнаружения (СППО).

С выхода БВМ устроиства поиска ШПС после обнаружения сигнала подается команда на включение регистра сдвига (РС) опорной псевдослучайной последовательности в блоке слежения за задержкой для поддержания синхронизации в течение всего времени работы приемника.

Схема слежения за задержкой содержит два перемножителя, вычитающее устройство, фильтр нижних частот, управляющий элемент (УЭ) и регистр сдвига (PC),формирующий опорную псевдослучайную последовательность. Перемножители и вычитающее устройство с фильтром нижних частот являются временным дискриминатором. Управляющий элемент УЭ изменяет тактовую частоту генератора ГТИ при появлении расстроики по задержки с целью компенсации появившейся расстройки между принятой ПСП и опорной .



На рисунке 4.2.1 временной дискриминатор кроме перемножителей и фильтров нижних частот содержит двухполупериодные выпрямители(ДППВ) для приведения сигналов к одной полярности.

При расхождении по задержке опорной псевдослучайной последовательности ПСП0 по отношению к ПСПс принятого сигнала на выходе временного дискриминатора появляются управляющее напряжение, которое через управляющий элемент (УЭ) воздействует на генератор тактовых импульсов (ГТИ) с целью уменьшения появившегося расхождения.

Рисунок 4.2.1- Структурная схема поиска ШПС и слежения за задержкой

4.3 Синхронизация широкополосного сигнала и быстрое преобразование Адамара

4.3.1 Функции Уолша и их поиск с помощью быстрых спектральных преобразований

После разделения синфазной и квадратурной составляющей ипереноса спектра сигнала с промежуточной частоты в спектр видео частоты необходимо произвести поиск синхросигнала. Данная процедура производится с помощью преобразования Уолша-Адамара.

Функции Уолша образуют полную ортонормированную систему с количеством функций 2l, l= 1,2,.., и значениями ±1. Матрицей Адамара называется ортогональная квадратная матрица порядка N, элементами которой являются действительные числа ±1. Матрица Адамара порядка N обозначается HN, Простейшей матрицей Адамара является матрица второго порядка:



Свойствами функции Уолша являются :

-Ортоганальность

-Симметричность

-Мультипликативность по номеру функций

Вычисление преобразований требует выполнения N(N-1)операций сложения. Существует быстрые алгоритмы, которые требуют толькоNX log2Nопераций. На начальном этапе шаг, с которым происходит суммирование и вычитание берется равным половине длины обрабатываемой последовательности. Для каждого i-roэлемента и отстоящего от него на расстояние шага происходит суммирование и вычитание. Затем шаг уменьшается в два раза (логический сдвиг вправо), и процедуры повторяются до тех пор, пока шаг не станет равен нулю. Таким образом, получится спектр сигнала в базисе Уолша.[3]

4.4 Структурная схема демодулятора приемника абонентского терминала.

На рисунке 4.4.1 изображена структурная схема демодулятора. Рассмотрим ее принцип действия.

Рассмотрим ее принцип действия.

Сигнал на промежуточной частоте fm подается на линию задержкиJI3. Сигнал с наименьшим запаздыванием при распространении выделяется на последнем отводе ЛЗ, а сигнал (лучи) с большими запаздываниями выделяются на предыдущих отводах. Поэтому они приблизительно будут совпадать во времени. Точное совпадение по частоте и времени, необходимо при сложении сигналов, должна обеспечить синхронизация. Рассмотрение проводится на примере приема сигнала с квадратурной фазовой модуляцией(QPSK).

В блоке выделения несущей происходит формирование опорного сигнала, для разделения квадратур. Для этого частота принятого фазоманипулированного сигнала умножается на четыре, при этом умножается на четыре и фаза сигнала, что приводит к снятию манипуляции. Далее несущая без манипуляции формируется кольцом ФАПЧ, в которое входит фазовый детектор (ФД) и генератор, управляемый напряжением с (ГУН). На фазовый детектор напряжение с ГУН подается на учетверенной частоте. Схема ФАПЧ обычно дополняется автоподстройкой частоты, т.к полоса захвата ФАПЧ чаще всего меньше области неопределенности принимаемых сигналов по частоте.



Рисунок 4.4.1 – Структурная схема демодулятора

В результате перемножения принятого сигнала с опорным напряжением ГУН на выходах перемножителя XI и Х2 после фильтров1 нижних частот выделяются косинусная и синусная псевдослучайные1 последовательности ПСПс и ПСПs. Далее происходит поиск ШПС. С выхода АЦП при открытом ключе Кл отсчеты принимаемых сигналов записываются в запоминающее устройство ЗУ. Процесс записи управляется адресным регистром по программе, которая задается генератором поля Галуа по модулю неприводимого примитивного многочлена. По окончании записи в ЗУ отсчетов начинается вычисление быстрого преобразования Адамара в блоке БПА. На этот период ключ Кл запирается.

Блок выбора максимума(БВМ) определяет номер элемента, содержащий максимальную компоненту в массиве вычисленных коэффициентов преобразования Адамара. В результате вычислений определяются временные сдвиги принимаемых сигналов, что позволяет с высокой степенью вероятности осуществить обнаружение и синхронизацию сигнала. На блок БПА подаются также сигналы от схемы проверки правильности обнаружения (СППО).

С выхода БВМ устройства поиска ЩПС после обнаружения сигнала подается команда на включение регистра сдвига (PC) опорной ПСП0 в блоке слежения за задержкой для поддержания синхронизации в течении всего времени работы приемника. Временной дискриминатор кроме перемножителей ХЗ и Х4 и ФНЧ содержит двухполупериодные выпрямители (ДППВ) для приведения сигналов к одной полярности.

При расхождении по задержке опорной псевдослучайной последовательности ПСП0 по отношению к ПСПс принятого сигнала на выходе временного дискриминатора появляются управляющее напряжение, которое через управляющий элемент воздействует на генератор тактовых импульсов (ГТИ) с целью уменьшения появившегося расхождения.

С помощью генератора foп и двойного преобразования частоты на перемножителях Х5 и Х6 сигнал приобретает несущую частоту и начальную фазу сигнала генератора foп. На перемножителе Х7 к этому сигналу добавляются импульсы ПСПс. С выхода Х7 сигнал cos() когерентно суммируется с другими лучами. Суммарный сигнал поступает на пере множитель Х9 и на СППО. СППО состоит из накопительного полосового фильтра и решающего устройства. Если уровень напряжения на выходе накопительного полосового фильтра не превышает порогового уровня решающего устройства, то вновь включается схема поиска ШПС.После коррелятора полученный сигнал умножается на функцию Уолша, которую использует БС принимаемого сигнала. Дешифрование осуществляется с помощью длинного кода выполненного на регистре с ОС. Полином длинной последовательности имеет вид:



f(x)=+

Далее последовательность поступает на детектор, состоящий из депермежителя, сверточного декодера и декодера речи.

5 Выбор микросхем для разработки принципиальной схемы

5.1 Схема разделения квадратур

Схема разделения квадратур представлена на рисунке 5.1.1.

Рисунок 5.1.1- Схема разделения квадратур

Блок разделения квадратур осуществляет функцию выделения синфазной и квадратурной составляющей принимаемого сигнала. Для получения синфазной составляющей принимаемый сигнал умножается на синусоиду, а для получения квадратурной - на косинусоиду, вырабатываемые опорным генератором. Опорная частота выделяется из принимаемого сигнала по схеме Пистолькорса: сначала частота сигнала учетверяется, затем узкополосным фильтром (ПФ) выделяется необходимая гармоника, затем с помощью делителя частоты выделяется несущее колебание. Фазовращатель π/2 обеспечивает косинус вместо синусоидального напряжения второго канала. В итоге, на выходе I схемы разделения квадратур получим синфазную, а на выходе Q- квадратурную составляющие.

В данной работе в качестве формирователя квадратур использована специализированная ИС RF2713 фирмы «RTMicrodevices».Она содержит в своем составе два перемножителя, фазовращатель, два операционных усилителя и позволяет работать в диапазоне частот от 0,1 до250 МГц и при ширине спектра 50 МГц, что полностью удовлетворяет.

На рисунке 5.1.2 представлен функциональный блок схемыRF2713.

Рисунок 5.1.2- Функциональный блок схемы RF2713.

В таблице 5.1.1 приведено соотношение меток выводов и их назначений

Таблица 5.1.1 – Обозначение меток выводов



Обозначение

Наименование

I INPUT А, В

Вход синфазной составляющей А, Б

Q INPUT А, В

Вход квадратурной составляющей А, Б

BG OUT

(BandGapvoltageoutput) напряжение с ленточного
промежутка. Это выходное напряжение
поддерживается постоянным во время изменений в
питающем напряжении и может быть использовано
для питания других внешних схем.


I IF OUT

При конфигурации демодулятор не используется, но
должен быть подключен к
VCCдля того, что бы
правильно работал смеситель синфазной
составляющей.


Q IF OUT

При конфигурации демодулятор не используется, но
должен быть подключен к
VCCдля того, что бы
правильно работал смеситель квадратурной
составляющей.


I OUT

Выход синфазной составляющей (используется при
конфигурации демодулятор).


Продолжение таблицы 5.1.1

Обозначение

Наименование

Q OUT

Выход квадратурной составляющей (используется
при конфигурации демодулятор).


GND

Общий вывод, корпус

LO INPUT

Вход для последовательности с несущей частотой (в
нашем случае
fПЧ= 10 МГц).

VCC

Вывод питания микросхемы

5.2 Аналого-цифровой преобразователь
Сигнал с выхода схемы разделения квадратур поступает на АЦП счастотой 1,23 МГц. Для того чтобы правильно представить сигнал вцифровой форме надо правильно задать частоту дискретизации.В теореме Котельникова говорится, что >2FB. Выберем в 4 раза больше FB. Таким образом, частота дискретизации равна 4,92 МГц. С частотой 49,2 МГц сигнал поступает е АЦП так, как AD9201 является десятиразрядной. В качестве АЦП использован специализированный квадратурный аналого-цифровой преобразователь (АЦП) AD9201 фирмы «AnalogDevices». На рисунке 5.2.1 представлена функциональная схема АЦП. Отсчеты квадратурных составляющих сигнала записываются во входные буферы, I и Qсоставляющие объединяются в мультиплексоре, после чего записываются в выходной буфер. На рисунке 5.2.2 показано расположение выводов AD9201.

Рисунок 5.2.1- Функциональный блок схемы АЦП AD9201



Рисунок 5.2.2- Расположение выводов схемы AD9201

В таблице 5.2.1 приведено соотношение меток выводов и их назначений.

Таблица 5.2.1- Обозначение меток выводов



Обозначение

Наименование

DVSS

(DigitalGround) общий провод, корпус цифровой.

DVDD

(Digitalsupply) вывод питания цифровой.

D0-D9

Биты. Десятиразрядная АЦП.

DO (LSB)

Младший бит.

Продолжение таблицы 5.2.1

D9 (MSB)

Старший бит.

SELECT

Выбор. Если 1 то на выходе синфазный канал, если 0 то
квадратурный.


CLK

Спящий режим. Если 1 то выключение, если 0 то нормальная
работа.


INA-I, INB-I

Вход А, вход Б синфазного канала.

REFT-I

(Topreferencedecoupling, Ichannel) управление развязкой
старших битов, синфазный канал.


REFB-I

(Bottomreferencedecoupling, Ichannel) управление развязкой
младших битов, синфазный канал.


AVSS

Общий провод, корпус аналоговый.

REFSENS

Выбор управления.

VREF

Внутренний выход управления.

Продолжение

Таблицы 5.2.1

Обозначение

Наименование

AVDD

(Analogsupply) вывод питания микросхемы аналоговый.

REFB-Q

Управление развязкой младших битов, квадратурный канал.

REFT-Q

Управление развязкой старших битов,
Квадратурный канал


INA-Q, INB-Q

Вход А, вход Б квадратурный канал.

CHIP-SEL

(Chipselect) выбор режима микросхемы. Если 1 то высокое
сопротивление, если 0 то нормальный режим работы


Для обеспечения стыковки АЦП с предшествующим формирователемквадратур используется высокоскоростной операционный усилитель AD8051 фирмы «AnalogDevices» как фильтр нижних частот. При разработке принципиальной схемы демодулятора будут использоваться AD8051 и AD8052. Их функциональные схемы с расположением выводов представлены на рисунке 5.2.3.

image43


Рисуонок 5.2.3- Функциональные блок схемы AD8051 и AD8052

В таблице 5.2.2 приведено соотношение меток выводов и их назначений.

Таблица 5.2.2- Обозначение меток выводов



Обозначение

Наименование

+Vs

Вывод куда подключается плюс источника питания

-Vs

Вывод куда подключается минус источника питания

-IN, +IN

Отрицательный и положительный входы микросхемы

Vout

Выход микросхемы

NC

Не используется

Каталог: upload -> 7bf
upload -> Городу иркутску 355 лет Иркутский хронограф
upload -> Лекция «Здравоохранение Амурской области»
upload -> П/п Наименование образовательного учреждения
upload -> Закон о промышленной безопасности опасных
upload -> Конкурса«Учитель года Дона 2011»
upload -> Литература О. Николенко п. 1 читать, п. 2-4 конспект; читать Педро Кальдерон "Життя-це сон"
upload -> Программа «Парламентский стиль»
7bf -> С. С. Абрамов выпускная квалификационная работа бакалавра


Поделитесь с Вашими друзьями:
1   2   3   4   5   6


База данных защищена авторским правом ©grazit.ru 2019
обратиться к администрации

войти | регистрация
    Главная страница


загрузить материал